Objetivos
Objetivos
Gerais
- Entender o hardware de
um sistema computacional.
- Entender o
funcionamento dos vários módulos que compõem um
sistema computacional.
- Desenvolver uma
visão crítica sobre os requisitos de desempenho
associados a um sistema computacional.
Objetivos Específicos
- Compreender os
mecanismos básicos de:
- comunicação
entre os vários módulos que compõem um sistema
computacional;
- armazenamento
em memória;
- sequenciamento
de instruções;
- tratamento
de interrupções e operadores aritméticos.
- Compreender as
principais estruturas de hardware de um sistema computacional.
- Conhecer o
impacto de diferentes mecanismos e estruturas no desempenho de um
sistema computacional em diferentes aplicações.
Ementa
A
Informação e sua representação
(revisão), Tecnologia CMOS, Circuitos Combinacionais
(análise e otimização, projeto,
simulação e síntese), Circuitos Sequenciais
(elementos de memória e análise, projetos,
máquinas de estado, fluxo de controle), Projeto Básico de
um Computador, Dispositivos Embarcados.
Bibliografia
- HARRIS, D. M. and
HARRIS, S. L., Digital Design and
Computer Architecture, 2th edition, Elsevier, 2013.
- WATERMAN,
A.. Design
of the RISC-V Instruction Set Architecture, 2016.
- WATERMAN, A. et al, The
RISC-V Instruction Set Manual Volume II: Privileged Architecture
Version 1.7, 2015.
- MANO,
M. Morris and
KIME, Charles R., Logic and Computer Design Fundamentals, 4th edition,
Pearson Prentice Hall, 2008.
- TANENBAUM,
A.,
Structured Computer Organization, 6th edition, Prentice Hall, 2012.
- STALLINGS,
W., Computer
Organization and Arquitecture, 9th edition, Prentice Hall, 2013.
- MONTEIRO, Inrodução
à Organização
de Computadores, 5ª
Edição, LTC, 2012.
- NULL,
L., LOBUR, J.,
Princípios Básicos de Arquitetura e
Organização de Computadores, Bookman, 2010.
- PATTERSON,
D. A.,
HENNESSY, J. L, Organização e projeto de Computadores: A
Interface hardware/Software, Editora Campus, 2005.
- PATTERSON,
D. A.,
HENNESSY, J. L, Arquitetura de Computadores: Uma Abordagem
Quantitativa, Editora Campus, 2013.
- IDOETA,
I. V. e CAPUANO,
F. G. Elementos de Eletrônica Digital. Editora Érica,
40ª Edição, 2008.
- PANNAIN,R.,
BEHRENS, F.H., Jr., D.P. Organização Básica de
Computadores e Linguagem
de Montagem, 2012.
- Apostilas
e Manuais
Técnicos de Autores/Fabricantes Diversos.
Notas de Aula
- Notas de Aula
01 (.pdf) (Visão Geral da
Computação e
Apresentação da
Disciplina)
- Revisão (Disciplina:
Introdução à Computação 2017.1):
- (A Informação e Sua
Representação - Parte I, Sistemas
de Numeração e Conversão de bases) - inteiros e
reais
- (A
Informação e Sua
Representação - Parte II, Representação de
Números Binários com sinal,
inteiros e reais)
- (A
Informação e Sua
Representação - Parte III, Operações
Aritméticas em Binário) - Inteiros
- (Conceitos Básicos de
Eletrônica Digital,
Parte I, Álgebra de Boole, Portas Lógicas, Circuitos
Combinacionais)
- Online
Binary-Decimal Converter (Ferramenta
que realiza conversão binário <-> decimal)
- Notas de Aula 02 (.pdf) (Complementar. Conceitos Básicos, Parte I:
Representação da Informação -
Códigos) - Revisão
- Notas de Aula 03 (.pdf) (Complementar, Conceitos Básicos, Parte II: Representação da
Informação - Sistemas de Numeração) - Revisão
- Notas de
Aula 04 (.pdf) (Complementar, Circuitos
Combinacionais, Parte I) -
Revisão
- Construção
de Portas
Lógicas (Transistores PMOS, NMOS) - Informações Complementares
- Notas de
Aula 05_1 (.pdf) (Organização
Básica de Computadores -
Máquinas Multiníveis)
- Notas de
Aula 05_2 (.pdf) (Organização
Básica de Computadores -
Máquinas Multiníveis - Sistemas Embarcados)
- Notas de Aula 06 Adicional 01 (.pdf) (Linguagem de
Descrição de Hardware, Parte I - Adicional 01)
- Notas de Aula 06 Adicional 02 (.pdf) (Linguagem de
Descrição de Hardware, Parte I - Adicional 02)
- Notas de Aula 07
(.pdf) (Circuitos
Combinacionais, Parte II)
- Notas de Aula 08
(.pdf) (Circuitos
Combinacionais, Parte III)
- Notas de Aula 09 Adicional (.pdf) (Linguagem
de Descrição de Hardware, Parte II)
- Notas de Aula 10 (.pdf) (Circuitos
Sequenciais, Parte I - Conceitos Básicos, Latches e Flip-flops)
- Notas de Aula 11
(.pdf) (Circuitos
Sequenciais, Parte II -
Registradores, Memórias e
Contadores)
- Notas de Aula 12
(.pdf) (Circuitos
Sequenciais, Linguagem de
Descrição de Hardware, Parte III)
- Assunto
- 2o Exercício de Avaliação
- Notas de Aula
13 (.pdf) (Circuitos
Sequenciais, Parte IV -
Máquina de Estados Finitos)
- Notas de Aula 14_A (.pdf) (Organização
e
Arquitetura Básicas de Computadores, Parte I - A, Processador)
- Notas de Aula 14_B (.pdf) (Organização
e
Arquitetura Básicas de Computadores, Parte I - B, Processador)
- Informação complementar:
- Quadro
Resumo das Instruções (RISC-V): RISCVGreenCardv8-20151013
- Tiny
RISC-V Instruction Set Architecture
- Notas de Aula
15 (.pdf) (Organização
e
Arquitetura Básicas de Computadores (Arquitetura do Conjunto de Instruções -
ISA,
Processador, Parte II: Modos de Endereçamento -
Informações
Complementares)
- Notas de Aula
16 (.pdf) (Arquitetura do Conjunto de Instruções -
ISA, Processador, Parte III: Tipos de Instrução,
Interrupção)
- Notas
de Aula 16 - Exemplos (.pdf) (Arquitetura do Conjunto de Instruções -
ISA, Processador - Tipos de Instrução: Exemplos)
- Notas de Aula
17 (.pdf) (Organização
e Arquitetura Básicas de Computadores, Processador, Parte IV: Microarquitetura)
- Notas de Aula
18
(.pdf) (Arquitetura do Conjunto de Instruções -
ISA, Processador-Parte IV: Paralelismo)
- Notas de Aula 18 Complementar -
Exercícios Resolvidos (.pdf) (Organização
Básica de Computadores - Complementar:
Exercícios Resolvidos)
- Informações adicionais
- http://www.math-cs.gordon.edu/courses/cps343/presentations/HPC_History.pdf
- SX-ACE
Processor: NEC’s Brand-New Vector Processor
- http://pt.slideshare.net/IgorFreitas1/computao-paralela-e-otimizao-vetorizao-e-multithreadin
- Assunto
- 3o Exercício de Avaliação
- Notas de Aula 19
(.pdf) (Organização
e Arquitetura
Básicas de Computadores, Parte II - Memória)
- Notas de
Aula - Exercícios Memória Cache (.pdf)
(Organização e Arquitetura
Básicas de Computadores, Parte II - Memória Cache)
- Notas de Aula 19
Complementar (.pdf) (Organização
e Arquitetura Básicas de
Computadores, Parte II - Memória Virtual)
- Notas de
Aula - Exercícios Memória Virtual (.pdf) (Organização
e Arquitetura
Básicas de Computadores, Parte II - Memória Virtual)
- Notas de Aula 20 (.pdf)
(Organização e Arquitetura
Básicas de Computadores, Parte III - Dispositivos de Entrada e
Saída
Interligados)
- Notas de Aula 20
Complementar - Adicional (.pdf)
(Organização e Arquitetura
Básicas de Computadores, Parte III - Dispositivos de Entrada e
Saída
Interligados, Complementar)
- Notas
de Aula - Exercícios (.pdf) (Atualizado em 14/03/18)
- Notas de Aula FIM (.pdf) (Considerações
Finais)
Exercícios
- Exercícios
de revisão disponíveis na página da disciplina
Introdução à Computação (2017.1)
- DESAFIO (Adicional):
Implementar
um código em Java, o qual possibilite verificar Overflow (e Underflow) em variável do
tipo
Inteiro (8 bits, com sinal) e do tipo Real (32 bits), Data
de Entrega: 27/10/17
- Lista de Exercícios 01 (Representação da
Informação)
- Lista
de Exercícios 02 (Circuitos Combinacionais)
- Lista
de Exercícios (Prática) 01 (Circuitos Combinacionais - Simuladores),
Data
de Entrega: 31/10/17
- Lista
de Exercícios 03
(Circuitos Combinacionais)
- Lista de
Exercícios -
Códigos para Detecção e Correção de
Erros, Data
de Entrega: 18/11/17
- Lista
de Exercícios (Prática) 02 (Circuitos Combinacionais - Simuladores),
Data
de Entrega: 18/11/17
- Lista de
Exercícios (Prática) 02b
(Circuitos Combinacionais, ULA -
Simulador), Data de
Entrega: 12/12/17
- Lista de Exercícios 04 (Circuitos Sequenciais)
- Lista de Exercícios (Prática) 03
(Circuitos Sequenciais - Simulador
CircuitMaker), Data
de Entrega: 22/12/17
- Lista de
Exercícios Adicional 03 (Circuitos
Sequenciais - Relógio Digital), ADICIONAL, Data de Entrega:
22/12/17
- Lista de
Exercícios 05 (Circuitos
Sequenciais,
Máquina de Estados Finitos)
- Lista de
Exercícios (Prática) 04 (Circuitos
Sequenciais - Simulador CircuitMaker), Adicional (0,5), Data
de Entrega: 06/02/18
- Lista
Exercício 6:
Implementar um programa em
Assembly (processadores RISC-V e Intel) que
apresenta na tela a mensagem "Hello, World!", Data
de Entrega: 16/02/18
- Lista de
Exercícios 07 (Organização
e Arquitetura
Básicas de Computadores - Processador), Data
de Entrega: 16/02/18
- Lista de
Exercícios 08 (Organização
e
Arquitetura Básicas de Computadores - Processador, Simulador
RISC-V), Data
de Entrega: 02/03/18
- Lista de
Exercícios Adicional 04
(Nível
da
Microarquitetura: Processador RISC-V),
Adicional
(0,5), Data de Entrega: 02/03/18
- Lista
de Exercícios 09 (Organização
e Arquitetura Básicas de Computadores - Processador)
- Lista
de Exercícios 10 (Organização
e Arquitetura Básica de Computadores - Memória)
- Lista de Exercícios 11 (Organização e Arquitetura
Básica de Computadores - Memória e Dispositivos de
E/S)
- Lista de Exercícios 12 (Organização e Arquitetura
Básica de Computadores - Memória Virtual)
- PROJETO FINAL (Processador
MIPS, Pipeline e Memória Cache), Data de Entrega: 21/03/18
- Tutorial
Máquina MIPS: clique aqui.
- Tutorial para
Uso do Pipeline - MIPS: clique aqui.
- Lista de
Exercícios Adicional 05 (Processador MIPS): Implementar,
utilizando o simulador MIPS, um programa no qual ocorre uma
Exceção e
uma Interrupção (dispositivo de entrada ou de
saída). Importante:
enviar o programa e a descrição das ocorrências
(capturar as telas que
destacam a ocorrência da Exceção e da
Interrupção), Adicional (0,5), Data de Entrega: 20/03/18
Avaliação
Informações Adicionais
|