Na Verificação de Identidade Vocal, o sistema tem como objetivo verificar, automaticamente, se o locutor é quem alega ser.
A verificação da identidade vocal permite que o computador confirme, ou não, a identidade do usuário (locutor), possibilitando a sua comunicação com o sistema de forma mais natural e efetiva. Essa tecnologia é muito empregada no acesso a locais restritos (cofres, salas) ou a informações confidenciais, em transações financeiras ou de informações pessoais, em segurança de computadores, até na segurança de redes, entre outras aplicações.
Atualmente, os dispositivos embarcados estão cada vez mais presentes na vida de várias pessoas. Assim, surge uma tendência para aplicação de verificação de locutor em sistemas embarcados. Entretanto, a maioria dos sistemas de verificação de locutor da atualidade ainda é desenvolvida apenas em softwares para computadores, e são poucos os sistemas que conseguem realizar essa tarefa em tempo real.
Outro ponto que não se pode esquecer é que, no contexto dos sistemas embarcados, as aplicações voltadas à verificação de locutor em tempo real precisam reduzir os intervalos de silêncio da voz (início e fim da fala), para minimizar a quantidade de informação a ser processada e minimizar as informações desnecessárias presentes nesses intervalos (ruído).
Visando atuar nessa área, a equipe do projeto Brazil-IP (Brazil Semiconductor Intellectual Property), da Universidade Federal de Campina Grande, financiado pelo Governo Federal (CNPq), elaborou o projeto Speaker Verification (SPVR), cujo objetivo é o desenvolvimento de um Módulo IP-Core para Verificação Automática de Identidade Vocal de Locutores.
Para a implementação em hardware, o projeto utiliza a metodologia de concepção de IP-Core denominada ipPROCESS. O protótipo (DEMO) foi construído utilizando-se o dispositivo lógico programável FPGA (Field Programmable Gate Array) e, ao final do projeto, será disponibilizado o chip SPVR.
O Projeto Brazil-IP é desenvolvido no Laboratório de Arquiteturas Dedicadas - LAD e reúne os integrantes do Grupo de Arquiteturas Dedicadas - GAD - da UFCG.
No LAD, atuam alunos de graduação, mestrado e doutorado, dos cursos de Ciência da Computação e Engenharia Elétrica e os professores Dr. Elmar Uwe Kurt Melcher (coordenador do laboratório) Dra. Joseana Macêdo Fechine, Dr. José Eustáquio Rangel e Roberto Medeiros de Faria.
O programa federal Brazil-IP é considerado por Henrique Miguel, coordenador-geral de Microeletrônica do Ministério da Ciência e Tecnologia (MCT), como "o programa de formação que dá mais resultados no País".
A placa DEMO em FPGA da pesquisa foi apresentada no Symposium on Integrated Circuits and Systems Design (SBCCI) 2010, em São Paulo, e, este ano, o evento será realizado aqui na Paraíba, em João Pessoa. Além disso, o SPVR já proporcionou a aceitação de um artigo no evento IP-Based System Design (IPSOC) 2010, em Grenoble, na França, e, em breve, a fase final do layout será concluída e o chip será construído.
Ficou interessado por essa pesquisa? Gostaria de saber mais? Visite o LAD ou acesse:www.lad.dsc.ufcg.edu.br
Link para o artigo aceito no IPSOC 2010:www.lad.dsc.ufcg.edu.br/lad_files/Lad/SPVR_PAPER_IPSOC2010.pdf