Universidade Federal de Campina Grande
Departamento de Sistemas e Computação
Disciplina: ***Organização e Arquitetura de Computadores I***
Prof. ***Joseana Macêdo Fechine Régis de Araújo***

Exemplo - ULA

O circuito digital da figura abaixo foi projetado para realizar operações aritméticas entre dois números inteiros com sinal "**A**" e "**B**", representados em binário com 4 bits, e assumindo que números inteiros negativos estão em complemento de dois. Neste circuito, cada bloco referenciado por "SC" é um somador completo (também conhecido por *full adder*).



Considerando o circuito da figura **a**, numere a **Coluna 2** de modo a associar cada operação aritmética com a respectiva combinação de valores que deve ser aplicada nas entradas "op1" e "op0".

Coluna 1	**Coluna 2**
I. op1=0 e op0=0	( ) S=A+1
II. op1=0 e op0=1	( ) S=A-1
III. op1=1 e op0=0	( ) S=A+B
IV. op1=1 e op0=1	( ) S=A-B

Assinale a alternativa que apresenta a sequência **CORRETA**, de cima para baixo.

a) III – II – I – IV.

b) III – I – IV – II.

c) II – III – I – IV.

d) II – III – IV – I.

e) III – II – IV – I.

Fonte: CONCURSO PÚBLICO, EDITAL-01/UFSC-UFFS/2009, CAMPO DE CONHECIMENTO: ARQUITETURA DE COMPUTADORES E SISTEMAS DIGITAIS. Disponível em http://www.uffs.ufsc.br/concurso_publico/provas/prova_arquitetura_computadores.doc. Último acesso em 02 de julho de 2020.